PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-108040

(43)Date of publication of application: 24.04.1998

(51)Int.CI.

HO4N 5/202

(21)Application number: 08-278666

(71)Applicant: NEC CORP

(22)Date of filing:


30.09.1996

(72)Inventor: YAMAWAKI TATSUJI

(54) GAMMA-CORRECTION CIRCUIT FOR DRIVING LIQUID CRYSTAL DISPLAY ELEMENT (57) Abstract:

PROBLEM TO BE SOLVED: To obtain a true gamma-correction voltage, and then to enhance the quality of full color display by setting a ratio of resistors in a resistance ladder circuit so as to produce a gamma-correction voltage.

SOLUTION: A gamma-correction circuit 3, that applies D/A conversion to a 6-bit digital signal from a latch circuit 2 and gives a resulting signal to liquid crystal display elements 6-1 to 6-N, is made up of voltage followers 31-0, 31-8 which respectively generate reference voltages V0, V64, a resistance ladder circuit 32' that applies voltage division to the reference voltages V0, V64 by using its component resistors and a decoder 33. Each ratio of resistance (γ 1, γ 2,..., γ 64) of the component resistors of the resistance ladder circuit 32' is made matching with each ratio of gamma-correction voltages of the liquid crystal display elements 6-1 to 6-N.



LEGAL STATUS

[Date of request for examination]

30.09,1996

[Date of sending the examiner's decision of

23.05.2000

rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-108040

(43)公開日 平成10年(1998) 4月24日

(51) Int.Cl.⁶

識別記号

FΙ

H 0 4 N 5/202

H 0 4 N 5/202

審査請求 有 請求項の数2 FD (全 4 頁)

(21)出願番号

特願平8-278666

(22)出願日

平成8年(1996) 9月30日

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 山脇 達司

東京都港区芝五丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 五十嵐 省三

(54) 【発明の名称】 液晶素子駆動用ガンマ補正回路

(57)【要約】

【課題】 真のガンマ補正電圧に対して誤差があり、最 適なガンマ補正ができなかった。

本発明に係る第1の実施の形態



3 …ガンマ補正回路 31-0、31-8…電圧ホロワ 32′…抵抗ラグー回路 33…デコーダ 4-1~4-N…電圧ホロワ 5-1~5-N…スイッチング素子 6-1~6-N…液晶果子 1

【特許請求の範囲】

【請求項1】 Mビットデジタル表示信号をD/A変換 して液晶素子(61~6-N)のアナログ駆動信号を発 生する液晶素子駆動用ガンマ補正回路において、

第1、第2の基準電圧手段(Vo, V64)と、 該第1、第2の基準電圧手段間に直列接続された2^M個

の抵抗 (r₁, r₂, ···, r₆₄) と、 前記Mビットデジタル表示信号に従って前記抵抗の各ノ ードの電圧のうち1つを選択して前記アナログ駆動信号 とするデコーダ (33) とを具備し、

前記各抵抗の値の比を前記液晶素子のガンマ補正電圧の 比に合致させたことを特徴とする液晶駆動用ガンマ補正 回路。

【請求項2】 前記各第1、第2の基準電圧手段が電圧 ホロワを具備する請求項1に記載の液晶駆動用ガンマ補 正回路。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はたとえばフルカラー 表示が可能な液晶装置における液晶駆動用ガンマ補正回 20 路に関する。

[0002]

【従来の技術】近年、液晶表示装置は、液晶自体の表示 品位及び応答性に優れたフラットパネル表示装置として 脚光を浴びており、パーソナルコンピュータ、液晶テレ ビ、その応用製品である液晶プロジェクタ等に利用され ている。今後、ディジタル、アナログ双方の画像を表示 できるマルチメディア分野に対する応用面が期待されて いる。

【0003】液晶は、図3に示す光透過率特性を有す る。つまり、液晶印加電圧に対して光透過率は非線形で あるガンマ特性を示している。なお、図3はアクティブ マトリクス液晶を含むノーマホワイト型液晶の場合であ

【0004】図3に示すガンマ特性を補正するために、 液晶のフルカラー表示、すなわち、階調制御において、 ガンマ補正回路が設けられている。このガンマ補正回路 によって得られる階調値O, 1, 2, …, 2^M-1と光 透過率との関係は、図4に示すごとく、線形特性を示す ことになり、フルカラー表示において、Aは階調値Oの ときに最も明るい場合であり、Bは階調値2^M-1のと きに最も明るい場合であり、データの対応が異なるのみ で、光透過率特性は同一である。

【0005】図5は従来のガンマ補正回路を含む液晶表 示装置を示すブロック回路図である。図5において、1 は外部より6ビットディジタル表示信号R, G, Bを取 り込むデータレジスタ、2はストローブ信号STに同期 して6ビットディジタル信号をラッチするラッチ回路で ある。3は並列N段のディジタル/アナログ(D/A) 変換器よりなるガンマ補正回路であって、ラッチ回路 2 50 段と、これら第1、第2の基準電圧手段間に直列接続さ

の6ビットディジタル表示信号をD/A変換してN段の 電圧ホロワ4-1~4-Nに供給し、スイッチング素子 5-1~5-Nを介して液晶素子6-1~6-Nに印加

【0006】ガンマ補正回路3においては、9個の電圧 ホロワ31-0~31-9及び抵抗ラダー回路32によ って基準電圧を発生し、ROMスイッチによって構成さ れるN段の2^M→1デコーダ33によって基準電圧の選 択を行う。この場合、電圧ホロワ31-0~31-8の 10 各基準電圧 Vo~ V8 はカンマ補正された基準電圧であっ て、ディジタル表示信号の上位3ビットD5, D4, D3 に対応する。すなわち、図6に示すごとく、

V	,	D_5	D_4	Dg
V	8	0	0	0
V	7	0	0	1
V	6	0	1	0
V	5	0	1	1
ν	4	1	0	0
V	3	1	0	1
V	2	1	1	0
V	1	1	1	1
7	ある。			

【0007】さらに、各電圧ホロワ31-0~31-N 間には、抵抗ラダー回路32の8個の等しい抵抗が直列 接続されており、等間隔の基準電圧が発生している。こ の場合、抵抗ラダー回路32の抵抗によって発生する基 準電圧は疑似的にガンス補正された基準電圧であって、 ディジタル表示信号の下位 3 ビット D_2 , D_1 , D_0 に対 応し、また、図6の線形特性部分に対応する。

【0008】このように、RGB各色6ビット精度の6 4階調を、外部より9個の電圧を与え、これらの各電圧 間を8個の等間隔の電圧に分割して疑似的な64値によ るガンマ補正を行うことによりフルカラー表示を実現し ている(参照:NECデータシートMOS集積回路μP D16622, 1995年6月)。

[0009]

【発明が解決しようとする課題】しかしながら、図5に 示すガンマ補正回路においては、真のガンマ補正電圧V 0, V_1 , …, V_8 のみであり、残りの基準電圧は真のガ ンマ補正電圧に対して誤差を有し、この結果、最適なガ ンマ補正ができず、フルカラー表示の品位が低下すると いう課題がある。また、9個の基準電圧 V_0 , V_1 , …, V8を外部より与えるために9個のオペアンプを必要と し、製造コストの上昇を招くという課題もある。

[0010]

【課題を解決するための手段】上述の課題を解決するた めに本発明は、Mビットデジタル表示信号をD/A変換 して液晶素子のアナログ駆動信号を発生する液晶素子駆 動用ガンマ補正回路において、第1、第2の基準電圧手 3

れた2^M個の抵抗と、Mビットデジタル表示信号に従っ て抵抗の各ノードの電圧のうち1つを選択して前記アナ ログ駆動信号とするデコーダとを具備し、各抵抗の値の 比を前記液晶素子のガンマ補正電圧の比に合致させたも のである。


[0011]

【発明の実施の形態】図1は本発明に係るガンマ補正回 路の第1の実施の形態を含む液晶表示装置を示すプロッ ク回路図である。図1においては、図5のガンマ補正回 路における電圧ホロワ31-1~31-7は設けず、ま た、電圧ホロワ31-0~31-8間には、64 (= 2 8) 個の抵抗 y 1、 y 2、…、 y 64よりなる抵抗ラダー回 路32'が設けられている。抵抗ラダー回路32'の抵 抗 γ_1 、 γ_2 、…、 γ_{64} の値は、図6の折線が曲線となる ように、言い換えると、液晶素子の光の透過率が直線と なるような非線形電圧を発生できるように、割り当て る。すなわち、抵抗 γ1、γ2、…、γ64値の比をガンマ 補正電圧の比に合致させる。

【0012】図2は本発明に係るガンマ補正回路の第2 の実施の形態を含む液晶表示装置を示すブロック回路図 20 1 …データレジスタ である。図2においては、図2のガンマ補正回路におけ る電圧ホロワ31-0~31-8は設けない。すなわ ち、図1においては、電圧ホロワ31-0、31-8に よって基準電源のインピータンスを低くしていたが、液 晶負荷が小さくかつ液晶の書込み特性が安定している場 合には、図1の電圧ホロワ31-0~31-8を削除で きる。

[0013]

【図3】



【発明の効果】以上説明したように本発明によれば、抵 抗ラダー回路の各抵抗の比をガンマ補正電圧を発生でき るように設定したので、真のガンマ補正電圧が得ること ができ、従って、フルカラー表示の品位を高くできる。 また、電圧ホロワを減少できるので、製造コストを低減 できる。

4

【図面の簡単な説明】

【図1】本発明に係る液晶素子駆動用ガンマ補正回路の 第1の実施の形態を含む液晶表示装置を示すプロック回 10 路図である。

【図2】本発明に係る液晶素子駆動用ガンマ補正回路の 第2の実施の形態を含む液晶表示装置を示すブロック回 路図である。

【図3】液晶の光透過率特性を示すグラフである。

【図4】液晶の光透過率特性を示すグラフである。

【図5】従来の液晶素子駆動用ガンマ補正回路を含む液 晶表示装置を示すブロック回路図である。

【図6】図5の電圧 $V_0 \sim V_8$ を説明するグラフである。 【符号の説明】

2…ラッチ回路

3…ガンマ補正回路

31-0~31-8…電圧ホロワ

32、32、…抵抗ラダー回路

33…デコーダ


4-1~4-N…電圧ホロワ

5-1~5-N…スイッチング素子

6-1~6-N…液晶素子


[図4]

液晶の光透過率特性 (補正後)



【図1】

本発明に係る第1の実施の形態




3 …ガンマ補正回路 31-0、31-8…電圧ホロワ 32′ …抵抗ラダー回路 33…デコーダ

4-1~4-N…電圧ホロワ 5-1~5-N…スイッチング 素子

6-1~6-N···液晶索子

【図2】

本発明に係る第2の実施の形態



3 …ガンマ補正回路

32′ …抵抗ラダー回路


5-1~5-N…スイッチング素子 33…デコーダ

6-1~6-N·液晶素子

4-1~4-1~電圧ホコワ

【図5】

従来のガンマ補正回路を含む 被晶表示装置



3 …ガンマ補正回路 31-0、31-8…電圧ホロワ 32…抵抗ラダー回路


33…デコーダ

4-1~4-N…電圧ホロワ 6-1~5-N…スイッチング素子

6-1~6-N…被晶繁子

【図6】

図5の電圧V。~ V.を説明するグラフ



(D., D., D.)